Les plus grands fabricants de puces au monde se sont réunis pour créer un nouveau système Universal Chiplet Interconnect Express (UCIe) pour intégrer les puces ensemble dans les futures conceptions de semi-conducteurs.
Pratiquement tous les grands noms de la technologie des processeurs participent à l’effort de normalisation, y compris les propriétaires de fonderies comme Intel, TSMC et Samsung et les principaux acteurs des espaces adjacents aux semi-conducteurs, comme AMD, Arm, Qualcomm, Meta, Google Cloud et Microsoft.
Comme son nom l’indique, UCIe vise à prendre le même modèle d’écosystème large que PCIe (peripheral component interconnect express) utilise depuis des années, étendu aux chiplets – de minuscules puces plus spécialisées qui ne remplissent que quelques fonctions spécifiques.
L’objectif avec UCIe est de créer une norme pour connecter les puces ensemble, ce qui permet aux entreprises de mélanger et d’associer plus facilement différents composants de puces lors de la construction de SoC. L’idée est que les entreprises technologiques pourront simplement insérer différents composants de puces dans leurs conceptions, de la même manière que vous pouvez simplement insérer n’importe quel accessoire compatible PCIe sur votre ordinateur (quelles que soient les entreprises individuelles qui ont fabriqué chaque pièce).
D’une manière générale, il existe deux façons de créer un système sur puce (SoC) moderne. Les puces monolithiques intégrées, la méthode la plus traditionnelle, regroupent tous les éléments d’un semi-conducteur dans un seul morceau de silicium imprimé.
Une nouvelle norme pour construire de meilleures puces à partir de chiplets
Les chiplets adoptent une approche différente. Au lieu de créer une grosse puce avec tous les composants, les chiplets divisent les choses en composants plus petits qui sont ensuite combinés dans un processeur plus grand.
Le système de puces présente quelques avantages. Les chiplets peuvent entraîner moins de déchets (par exemple, si un cœur ne fonctionne pas, il est plus facile de jeter l’un des deux chiplets à huit cœurs que de perdre une puce monolithique complète à 16 cœurs). La conception des puces présente également des avantages, permettant aux entreprises de réduire les composants critiques (comme les cœurs de processeur) à de nouveaux nœuds de traitement plus petits sans avoir à réduire l’intégralité du SoC pour correspondre. Enfin, la combinaison de puces permet aux entreprises de fabriquer des puces plus grosses qu’elles ne le pourraient avec une seule conception monolithique.
Les récentes puces Ryzen basées sur Zen 2 et Zen 3 d’AMD sont parmi les exemples les plus importants de conceptions de puces modernes : chaque processeur Zen 3, par exemple, est composé de puces à huit cœurs de 7 nm pour les composants CPU/GPU de TSMC, combinés avec un chiplet d’E/S construit sur des nœuds plus anciens de GlobalFoundries.
Cependant, le projet UCIe en est encore à ses débuts. À l’heure actuelle, le processus de normalisation se concentre sur l’établissement de règles pour interconnecter les puces ensemble dans des packages plus larges. Mais il est prévu de créer une organisation de l’industrie UCIe qui aidera éventuellement à définir la technologie UCIe de nouvelle génération, y compris “le facteur de forme des puces, la gestion, la sécurité renforcée et d’autres protocoles essentiels” à l’avenir.
Cela signifie qu’il pourrait un jour y avoir un écosystème complet de puces qui permettrait aux entreprises de créer un SoC personnalisé en recherchant différents composants en fonction de leurs besoins, tout comme vous construiriez un PC de jeu. Et c’est un gros avantage pour des entreprises comme AMD ou Qualcomm qui cherchent à concevoir et à construire des puces encore plus puissantes et complexes à l’avenir (ce qui, à son tour, est une bonne motivation pour les fonderies comme TSMC et Samsung à embarquer également.)
